Design for Test Digital – DfT 4.0
As empresas devem entregar bons produtos a seus clientes; sem defeitos a um custo mínimo. Apenas reduzir o custo de compra dos componentes, do processo e do teste já não está mais atingindo os resultados esperados
O desafio é como detectar ou evitar a ocorrência de defeitos, de modo que apenas produtos bons sejam enviados ao cliente, ao menor custo possível e a cada ciclo, gerar um aprendizado e errarem cada vez menos.
Os processos tradicionais desenvolvem o protótipo, depois o processo e daí testam o que dá tempo ou tem recurso $, porém mesmo as ferramentas tradicionais de DfT funcionam apenas no estágio de layout, que é muito tarde no processo. Isso está matando o lucro ou a reputação de algumas marcas.
Os dados do projeto devem ser analisados no estágio inicial do ciclo de vida do produto, importando dados esquemáticos ou no pior caso, na 1ª versão do layout, onde será natural mudanças dentro do fluxo de desenvolvimento.
As violações das regras elétricas DfT devem ser identificadas e retificadas antes do compromisso para o layout final da placa, a fim de evitar re-designs dispendiosos do projeto. Essas regras podem incluir verificações padrão e específicas do cliente, relacionadas aos requisitos da empresa. Com um banco de dados de conhecimento centralizado, os mesmos problemas nunca se repetirão! E melhor ainda se tudo isso for feito automaticamente de maneira simples e eficaz
Os requisitos do ponto de teste também devem ser identificados no pré-layout, durante a fase de captura do esquemático. Isso reduz a necessidade de acesso de teste desnecessário, economizando espaço de PCB, especialmente em placas de alta densidade.
O TestWay simula a estratégia de teste, incluindo qualquer combinação de máquinas de teste e inspeção, oferecendo a mais alta cobertura de teste. Esta combinação única fornece análise de regras elétricas, análise de ponto de teste, otimização de estratégia de teste e modelagem de custo de teste, com base puramente em informações esquemáticas. Isso, por sua vez, fornece orientações valiosas de layout que podem ser usadas para otimizar o layout da placa de circuito impresso.
Assim que o layout do PCBA for concluído, uma análise mecânica DfT deve ser conduzida para confirmar se as redes que requerem acesso de teste não estão comprometidas pela máscara de solda, contorno do componente, restrições de agulhas adjacentes etc. Dependendo da experiência do time e da complexidade da placa, a análise pode ser feita uma única vez na 1ª versão de layout conforme diagrama abaixo:
